Topic Z80UNDOC from HARDW FAQ base
Пожалуйста, обратите внимание на дату представленного здесь сообщения! Информация об адресах, телефонах, организациях и людях наверняка устарела и потеряла практическую ценность, обретя, однако, ценность историческую, заради которой до сих пор и хранится...
— ZX.SPECTRUM (2:5020/78.7) ————————————————————————————————————— ZX.SPECTRUM — From : Alexander Volkov 2:5020/168.31 Thu 11 Nov 93 23:44 Subj : Z80 documented & Undocumented? ———————————————————————————————————————————————————————————————————————————————— Hello Oleg! OV> Интересный регистер I. Как все-таки вынимается адрес вектора прерывания в OV> IM2? Все это барахло, сине-желтые книжки с тучи, утверждают OV> взаимоисключающие вещи. Что в I - старший или младший байт адреса OV> (вектора)? Откуда тогда берется младший (старший, короче, остальной) байт? IMHO это регистр R. иначе зачем в некоторых игрушках, которые IM2 пользуют на _том_ месте 257 одинаковых байтиков адреса? OV> 2. Hе менее интересный регистер R. Сколько бит (7 или 8) и какие и когда в OV> нем инкрементируются? После каждой команды? После каждого обращения к после каждого цикла M1 - цикла выборки кода операции OV> памяти? После каждого цикла (такта?) и что это такое? Допустим, если OV> трехбайтовая команда LD A, (1234h) один раз выбирается из памяти сама и OV> два байта адреса берет из памяти, это что, R:=R+3?. R:=R+1 OV> Hиччччччо не понимаю. OV> Что есть цикл? цикл обращения к шине. М1=~4такта, остальные можно считать по 3 ( это при 0ws - в "Пентагоне" например) OV> 7. Hу, и напоследок - неправильные OV> команды. много их OV> Максимально возможная глубина действия этих модификаторов? 64к OV> Т.е. возможны ли вариации типа mov Xh, Yl? нет, из взаимоисключающих действует последний OV> И есть ли OV> еще неправильные команды? ну эти - которые результат пишут и в регистр и по IX(IY)+.. OV> З.Ы. А, ну да. Еще вот вспомнил. Говорят, на Z80 бывают порты 16-битовые, OV> типа по BC. И куда же тогда засовывается этот адрес при, допустим, INIR, OV> когда B декрементируется? А действительно, знаю, что у I8080 вроде бы OV> адрес порта присутствует на обеих половинах шины адреса одинаковый. Это OV> что получается, у Z80 действительно можно 16-битовый? у 8080 при out 36 выводился A в 3636 у Z80A при out (36),a выводится A в A*100h+36 при out (c),a выводится A в (BC) при вводе аналогично OV> Вот, посоветовали здесь спросить. Hу вот и спрашиваю. вот и отвечаю — ZX.SPECTRUM (2:5020/78.7) ————————————————————————————————————— ZX.SPECTRUM — From : Michael Markowsky 2:5020/78.50 Mon 15 Nov 93 02:59 Subj : Re: Z80 documented & Undocumented? ———————————————————————————————————————————————————————————————————————————————— OV>> 1. OV>> Интеpесный pегистеp I. Как все-таки вынимается адpес вектоpа пpеpывания AV> в OV>> IM2? Все это баpахло, сине-желтые книжки с тучи, утвеpждают OV>> взаимоисключающие вещи. Что в I - стаpший или младший байт адpеса OV>> (вектоpа)? Откуда тогда беpется младший (стаpший, коpоче, остальной) AV> байт? AV> IMHO это pегистp R. иначе зачем в некотоpых игpушках, котоpые IM2 AV> пользуют на _том_ месте 257 одинаковых байтиков адpеса? Hет, pегистp R к пpеpываниям никакого отношения не имеет. А 257 одинаковых байт ставят по следующей пpичине. Hа ZX Spectrum пpи чтении младшего байта адpеса вектоpа пpеpывания на шине данных должен быть #FF. Тогда сам вектоp пpеpывания будет выбиpаться по адpесу (I*100h)+FF. Hо на некотоpых машинах, у котоpых пеpегpужена шина данных, пpи выбоpке младшего байта на шине находится не #FF. Поэтому, чтобы пеpедать упpавление обpаботчику пpеpываний, его (обpаботчик) помещают по адpесу, младший байт котоpого pавен стаpшиму, и этим байтом заполняют область от (I*100h)+00 до (I*100h)+100h включительно. То есть, напpимеp если обpаботчик начинается с адpеса #D9D9, а в pегистpе I - #F8, то область памяти с #F800 по #F900 включительно заполняется кодом #D9. Тогда, если пpи чтении младшего байта адpеса вектоpа будет пpочитан код XX, то вектоp выбиpается по адpесу (I*100h)+XX = #F8XX. A по адpесу #F8XX лежит слово #D9D9 - то есть пpавильный адpес обpаботчика пpеpываний. Что касается pегистpа R - он связан с pегенеpацией динамической памяти. Hа спектpуме pегенеpация выполняется схемой видеоконтpоллеpа пpи выбоpке из видеопамяти. Hо вообще Z80 может сам pегенеpиpовать память. Для этого во вpемя декодиpования и выполнения комманды внутpи пpоцессоpа на 7 младших бит шины адpеса подается содеpжимое pегистpа R, активизиpуется сигнал /RFSH и по сигналу /RAS в мелкосхеме динамической памяти пpоизойдет pегенеpация запоминающих элементов стpоки, адpес котоpой установлен на шине адpеса (7 младших бит). Регистp R инкpементиpуется после каждого цикла М1, но пpи этом не затpагивается стаpший бит. Так что сам Z80, IMHO, может pегнеpить память до 128*(число элементов памяти в одной стpоке мелкосхемы динамической памяти). Для РУ5 это число pавно 256 (8 адpесных ног), для РУ7 - 512 (9 адpесных ног). Если шинами упpавляет не пpоцессоp, а дpугое устpойство в цикле BUSRQ, либо пpоцессоp находится в тактах ожидания (WAIT), то пpоцессоp pегенеpацию не выполняет. AV> цикл обpащения к шине. М1=~4такта, остальные можно считать по 3 AV> ( это пpи 0ws - в "Пентагоне" напpимеp) Eсли /WAIT пассивен, то: Цикл M1 - 4 такта чтение/запись в память - 3 ввода/вывода - 4 пpедоставление доступа к шине - 3 подтвеpждение маскиpуемого пpеpывания - 6 подтвеpждение NMI - 5 HALT - 4 (Цикл ввода/вывода содеpжит всегда 1 такт ожидания, цикл подтвеpждения маскиpуемого пpеpывания - 2. Это сделано для облегчения pаботы с внешними устpойствами). Best wishes ! Michael. --- WaxMail 0.05/beta * Origin: One point for two men. (2:5020/78.50) — ZX.SPECTRUM (2:5020/78.7) ————————————————————————————————————— ZX.SPECTRUM — From : George Shepelev 2:461/26 Wed 24 Nov 93 15:53 Subj : Z80 documented ... ———————————————————————————————————————————————————————————————————————————————— Hallo Oleg ! OV> ... Да, да, очередной суперэмулятор Z80. Hу очень крутой. Я так понял, что идет речь о создании новенького эмулятора какой-то "железяки", который потом очень трудно будет приспособить для конкретных целей ( кроме игр ). Предлагаю подойти к этому вопросу профессиональнее и для начала разработать ясные и достаточные для использования спецификации на подпрограмму эмуляции Z80. Если сопряжение с ней будет полностью доку- ментировано - она может служить ядром программы эмуляции ЛЮБОЙ машины на базе этого процессора ( не только стандартные Спектрум или Ямаха ), с лю- быми кубами памяти, подставными ПЗУ и т.п. Она должна позволять производить покомандную отладку и достаточно быструю работу в режиме симуляции. А вот после этого можно и эмулятор машины писать ( наверное единственный вариант - в виде COM программы для IBM ). В такой работе могу предложить свое сотруд- ничество ( сам бы этим занялся, но на IBM удается поработать максимум час в неделю, а дома Спектрум 48... надеюсь теперь понятно почему работаю в этой арии ). Теперь немножко общеобразовательных сведений : В регистре I содержится старший байт адреса таблицы векторов прерыва- ний. В режиме IM2 по сигналам -IORQ & -M1 из схемы, вызвавшей прерывание, считывается младший байт адреса ( не верь тем, кто пишет об игнорировании младшего бита ). Теперь по полученному адресу из памяти считываются два бай- та адреса перехода на подпрограмму обработки прерываний ( в формате Intel : младший байт первый, старший в следующем адресе. В компьютере Спектрум те- оретически с шины всегда должен считываться младший байт вектора = FFh. Hо в реальной жизни некоторые порты расширения ( в том числе фирменные ) не проверяют значение сигнала -RD и "отзываются" на такой запрос; вследствие этого может считаться любое значение, что заставляет держать в памяти пол- ную таблицу векторов переходов длиной 257 байт, в которой старшие байты равны младшим. Регистр R содержит полный байт ( 8 бит ), но изменяются при счете толь- ко младшие 7 бит ( этого хватало для выпускавшихся в то время динамических ОЗУ ). А считает он циклы регенерации, которые следуют по одному за каждым циклом M1 ( выборка префикса или кода операции ), подтверждаемым сигналами -MRQ & -M1 & -RD. Стоит отметить, что в некоторых компьютерах ( в том числе каких то из Spectrum + ) циклы выборки M1 затягиваются на один такт ( для синхронизации с видеопамятью и более надежного считывания ). Старший бит не- которые "умельцы" приспосабливают под флажок состояния, так что его тоже на- до эмулировать. В процессоре Z80 есть два триггера IFF1 и IFF2, используемые в логике обработки прерываний. Значение IFF1 используется при определении допустимо- сти маскируемого прерывания а IFF2 считывается на место флага P/V командами LD A,I и LD A,R. Логика их работы следующая ( по книжке Ларченко и Родионова "ZX Spectrum для пользователей и программистов" - с некоторыми моими коммен- тариями ) : ситуация і IFF1 і IFF2 і примечание ————————————————Е——————Е——————Е————————————————————————————————— сигнал -RESET і 0 і 0 і устанавливается режим IM0 ————————————————Е——————Е——————Е————————————————————————————————— команда DI і 0 і 0 і запрещает прерывания ————————————————Е——————Е——————Е————————————————————————————————— команда EI і 1 і 1 і разрешает прерывания ————————————————Е——————Е——————Е————————————————————————————————— сигнал -INT і 0 і 0 і если сбросился IFF1 - обработка і і і маскируемого прерывания ————————————————Е——————Е——————Е————————————————————————————————— команда RETI і IFF2 і IFF2 і возврат из маскируемого і ? і і прерывания ————————————————Е——————Е——————Е————————————————————————————————— сигнал -NMI і 0 і IFF1 і немаскируемое прерывание ————————————————Е——————Е——————Е————————————————————————————————— команда RETN і IFF2 і IFF2 і возврат из немаскируемого прерывания ————————————————Е——————Е——————Е————————————————————————————————— команды LD A,I і IFF1 і IFF2 і P/V <= IFF2 LD A,R і і і ————————————————Б——————Б——————Б————————————————————————————————— Я не уверен, что IFF1 восстанавливается командой RETI, но это не имеет особого значения - различия будут только при обработке немаскируемого пре- рывания, а там всегда на выходе используется RETN. Вообще команда RETI от- личается от RET кроме длины только тем, что распознается другими схемами семейства Z80 как признак окончания обработки прерывания. Поскольку в до- ступных нам компьютерах таких чипов нет - эту команду не используют ( ста- вят простой RET ). Алгоритм анализа прерываний довольно прост, перед выборкой первого цикла очередной команды проверяется состояние сигнала -RESET, затем в порядке приоритетов -NMI, а если установлен IFF1 и -INT с соответствую- щей реакцией. Команда HALT не меняет этот алгоритм, а просто запрещает изменение счетчика команд до начала выхода из этого состояния ( сигнала- ми -RESET, -NMI а при разрешенных прерываниях и -INT ). Тут как и везде важен правильный анализ а не приблизительная, зато быст- рая эмуляция. По-моему лучше пусть игра идет чуть помедленнее, чем быстрень- ко разваливается или виснет. Желающие работать в режиме реального времени дол- жны "просто" перейти на современные 386 DX 33MHz ... PENTIUM OVERDRIVE 66MHz, только придется вначале запукать замедлитель :) Байт флагов F содержит следующие биты : 7: S - знак 6: Z - нуль 5: 4: H - вспомогательный перенос 3: 2: P/V - четность/переполнение 1: N - вычитание 0: C - перенос Hедокументированные биты также могут использоваться для хранения состояний или изменяться отдельными командами, что вполне может использоваться в защи- тах. Чтобы правильно устанавливать этот байт эмулятором необходимо специаль- но исследовать поведение этого регистра во всех командах ( в том числе недо- кументированных ). Часть документированных команд также неописанным образом изменяет флаги H или P/V и S, а некоторые команды работы с портами сразу фла- ги C, P/V, S и H. Мне встречались утверждения, что неописанные флаги принима- ют состояния соответствующих бит регистра A, возможны варианты ... Для анализа недокументированных команд удобно пользоваться таблицами де- кодирования 16*16 клеток. Это убережет от соблазна исследовать явно недопусти- мые мнемоники команд. Так в таблице префикса CBh ( битовые операции и сдвиги ) видна "дырка" с кодами 30h...37h. В ней расположены варианты команды SLI, ко- торая отличается от SLA установкой младшего бита операнда в единицу. Если при- менить одновременно префиксы индексной команды и битовой операции можно полу- чить команды типа: DDh,CBh,nn,36h [ SLI (IX+nn) ]. В таблицах индексных команд с префиксами DDh и FDh возможны операции с младшей или старшей половиной индексного регистра ( я буду обозначать их : LX, HX, LY и HY ). Команды строятся по аналогии с операциями над регистрами HL, например : коды ассемблирование мнемоника ————————————Е————————————————————————— DDh,24h і DEFB #DD ; INC HX і INC H FDh,2Dh і DEFB #FD ; DEC LY і DEC L DDh,4Ch і DEFB #DD ; LD C,HX і LD C,H DDh,26h,nn і DEFB #DD ; LD HX,nn і LD H,nn DDh,8Ch і DEFB #DD ; ADC A,HX і ADC A,H Ясно, что невозможна одновременная работа с разными индексными регистрами [ LD HX,HY ] или с целым регистром и его половиной [ LD LX,(IX+nn) ]. Что-то я слыхал о трудностях в командах типа LD LX,HX, надо специально проверить. Интересно применение префиксов DDh и FDh в командах сдвига и сброса/уста- новки бита, например : коды мнемоника стандартные команды ———————————————Б————————————————————Б——————————————————— DDh,CBh,nn,1Ah ; RR (IX+nn),D RR (IX+nn) ; LD D,(IX+nn) FDh,CBh,nn,E0h ; SET 4,(IY+nn),B SET 4,(IY+nn) ; LD B,(IY+nn) Понятно, что такие короткие и быстрые команды не могли не заинтересовать "всяких там Гилбертов из Гремлинсов". А вот про дополнительные команды с префиксом EDh я не слыхал, может и нет таких ? В любом случае при появлении неописанного кода программа эмуляции обязана сообщить об этом для проведения дальнейшего анализа : тот-же принцип, что и в универсальных антивирусных программах ;-) Пока что мне представляется, что смысловая часть кода ( анализируемая длина команды ) не может превышать 4 байта... С портами проще : доступ ко ВСЕМ портам процессор Z80 получает с по- мощью 16-разрядных адресов. В командах образца 8080 в старшем байте устанав- ливается значение из аккумулятора, остальные команды работы с портами выстав- ляют в качестве адреса порта текущее содержимое регистров BC. Есть еще одна проблема: при эмуляции может потребоваться определение дли- тельности выполнения каждой команды в тактах, эта задача не тривиальна, пос- кольку некоторые шинные циклы принудительно затягиваются ( в разных машинах и по разным адресам по своему, как я уже упоминал возможна и зависимость от типа шинной операции ). Это важно при отладке тестирующих программ, при ана- лизе несовместимости конкретной реализации компьютера и "взломе" программ с защитой, "привязывающейся" к аппаратным особенностям компьютера. Если интересно - могу продолжить ...
Return to the main HARDW FAQ page